При проектоировании смешеносигнальных схем, необходимо тестировать каждый из аналоговых и цифровых блоков. В таких тестах проводится функциональная и параметрическая верификация. Для качественной проверки требуется провести тестирование всей схемы в целом,а не каждого блока в отдельности. При моделировании всей системы в целом,возможно обнаружение ошибок,не обнаруженных в блочных тестах. Эти ошибки, обычно, свзязаны с обменом информации между блоками. Кроме того, проведение тестирования всей схемы в целом позволяте проводить алгоритмический анализ,а так же выявлять влияние блоков друг на друга и выбирать оптимальную структуру схемы.
Главная сложность верификации аналоговых схем – это большой объем математических вычислений при моделировании экстрагированного SPICE списка цепей. С повышением сложности проектов, становится невозможно проводить моделирование всего чипа на транзисторном уровне [1]. В подобных случаях принимается решение использовать описание микросхемы в различных возможных комбинациях. Например, простой аналоговый блок можно заменить Verilog описанием (заглушкой). Если при тестировании требуется более точная модель, то добавляется какая-то аналоговая зависимость (Verilog превращается в AMS описание). Если требуется проверка максимально приближенная к реальному прибору, используется SPICE описание. Аналогично для цифровой части, если цифровая часть настолько громоздка, что затягивает выполнение теста, то можно использовать RTL (уровень регистровых передач) описание. Но для цифровой части обычно используется синтезированный список цепей с файлом задержек. Выбор конкретного варианта зависит от требуемого соотношения скорость/качество, хотя иногда технически невозможно использование одного из вариантов (например, не всякий прибор можно описать на Verilog).
Для удобства моделирования необходимо правильно сконструировать среду симуляции (Рис. 1). Удобно создать дополнительный уровень иерархии вокруг тестируемого устройства, в котором содержались бы модули, необходимые для работы аналоговых блоков (например, для тестирования кольца фазовой автоподстройки частоты (ФАПЧ) нужны фильтр низких частот (ФНЧ) и генератор, управляемый напряжением (ГУН)). В следующем уровне иерархии должны располагаться цифровые модули для генерации сигналов управления и мониторы, фиксирующие изменения по какому-либо событию. Каждый тест включает в себя несколько шагов, каждый из них имеет собственную статистику о ходе выполнения, для этого служат подключаемые утилиты, такие как подсчет числа ошибок, предупреждений и вывода сообщений. Дополнительно для теста нужно подключить файл с некоторыми общими утилитами, которые обобщали бы статистику по всем шагам. Такой тест можно запускать в регрессионном режиме, когда результаты моделирования оцениваются по определенным критериям и результат выдается в виде «ПРОШЕЛ» / «НЕ ПРОШЕЛ». Возможно использование такого теста в интерактивном режиме. В этом случае из теста происходит выгрузка данных в отдельный файл, затем обрабатываются. В таком режиме результаты моделирования выводятся в виде, удобном для визуальной оценки: графики, таблицы, диаграммы, численные значения параметров и т.п.
Загрузка...
